登錄 注冊(cè)
購(gòu)物車0
TOP
Imgs 行業(yè)資訊

0

PCB設(shè)計(jì)

2020-07-11 10:40:08
眾所周知,制造印刷電路板就是把設(shè)計(jì)好的原理圖變成真正的印刷電路板。請(qǐng)不要低估這個(gè)過(guò)程。有許多事情在原則上可行,但在工程上很難實(shí)現(xiàn),或者其他人不能實(shí)現(xiàn)其他人能實(shí)現(xiàn)的。因此,制造一個(gè)印刷電路板并不難,但制造一個(gè)印刷電路板卻不容易。
微電子領(lǐng)域的兩大難點(diǎn)在于高頻信號(hào)和微弱信號(hào)的處理。在這方面,印刷電路板的制造水平尤為重要。不同的人用相同的原理設(shè)計(jì)制造的印刷電路板,相同的元件會(huì)有不同的結(jié)果,那么我們?cè)鯓硬拍苤圃斐鲆粋€(gè)好的印刷電路板呢?根據(jù)我們過(guò)去的經(jīng)驗(yàn),我想就以下幾個(gè)方面談?wù)勛约旱目捶ā?br /> A  :應(yīng)闡明設(shè)計(jì)目標(biāo)
要接受一個(gè)設(shè)計(jì)任務(wù),首先要確定它的設(shè)計(jì)目標(biāo),無(wú)論是普通印制板、高頻印制板、小信號(hào)處理印制板,還是兼有高頻和小信號(hào)處理的印制板。如果是一塊普通的印制板,只要布局合理整齊,機(jī)械尺寸準(zhǔn)確,如果有中負(fù)載線和長(zhǎng)線,應(yīng)該采取一定的措施來(lái)減輕負(fù)荷,長(zhǎng)線應(yīng)該加強(qiáng)驅(qū)動(dòng),重點(diǎn)是防止長(zhǎng)線反射。
當(dāng)電路板上有超過(guò)40兆赫茲的信號(hào)線時(shí),應(yīng)特別考慮這些信號(hào)線,如線間串?dāng)_。如果頻率更高,布線的長(zhǎng)度將受到更嚴(yán)格的限制。根據(jù)分布參數(shù)網(wǎng)絡(luò)理論,高速電路與其連接之間的相互作用是系統(tǒng)設(shè)計(jì)中不可忽視的決定性因素。隨著柵極傳輸速度的增加,信號(hào)線上的對(duì)立將相應(yīng)地增加,并且相鄰信號(hào)線之間的串?dāng)_將成比例地增加。通常,高速電路的功耗和散熱也很大,在制作高速印刷電路板時(shí)應(yīng)該給予足夠的重視。
當(dāng)電路板上有毫伏甚至微伏弱信號(hào)時(shí),應(yīng)特別注意這些信號(hào)線。由于小信號(hào)太弱,容易受到其他強(qiáng)信號(hào)的干擾,經(jīng)常需要采取屏蔽措施,否則信噪比會(huì)大大降低。從而有用信號(hào)被噪聲淹沒(méi),無(wú)法有效提取。
在設(shè)計(jì)階段還應(yīng)考慮電路板的調(diào)整和測(cè)量。不能忽略測(cè)試點(diǎn)的物理位置和測(cè)試點(diǎn)的隔離,因?yàn)橐恍┬⌒盘?hào)和高頻信號(hào)不能直接加到探頭上進(jìn)行測(cè)量。
此外,還應(yīng)考慮其他相關(guān)因素,如電路板的層數(shù)、組件的封裝形狀以及電路板的機(jī)械強(qiáng)度。在制作印刷電路板之前,我們應(yīng)該先確定本次設(shè)計(jì)的設(shè)計(jì)目標(biāo)。
兩個(gè)。了解用于布局和布線的組件的功能要求
眾所周知,一些特殊元件在布局上有特殊要求,如LOTI和APH使用的模擬信號(hào)放大器,要求電源穩(wěn)定,紋波小。模擬小信號(hào)部分應(yīng)盡可能遠(yuǎn)離電源設(shè)備。在OTI板上,小信號(hào)放大部分專門配有屏蔽罩,以屏蔽雜散電磁干擾。NTOI板上使用的GLINK芯片采用ECL工藝,消耗大量電能,產(chǎn)生大量熱量。布局時(shí)必須特別考慮散熱。如果采用自然散熱,GLINK芯片應(yīng)放置在空氣流通順暢的地方,散發(fā)的熱量不會(huì)對(duì)其他芯片產(chǎn)生很大影響。如果板上安裝了揚(yáng)聲器或其他大功率設(shè)備,可能會(huì)對(duì)電源造成嚴(yán)重污染,應(yīng)引起足夠的重視。
三.考慮組件布局
元件布局中首先要考慮的因素之一是電氣性能。與連線密切相關(guān)的部件應(yīng)盡可能放在一起,特別是對(duì)于一些高速線路,布局應(yīng)盡可能短,電源信號(hào)和小信號(hào)裝置應(yīng)分開。在滿足電路性能的前提下,還應(yīng)考慮元件擺放整齊美觀,便于測(cè)試。還應(yīng)認(rèn)真考慮電路板的機(jī)械尺寸和插座的位置。
高速系統(tǒng)中的接地傳輸延遲時(shí)間和互連線也是系統(tǒng)設(shè)計(jì)中首先要考慮的因素。信號(hào)線上的傳輸時(shí)間對(duì)整個(gè)系統(tǒng)速度有很大的影響,特別是對(duì)于高速ECL電路。雖然集成電路塊本身的速度很高,但是通過(guò)使用公共互連線來(lái)增加延遲時(shí)間(延遲量大約為每30cm線路長(zhǎng)度2納秒),這可以大大降低系統(tǒng)速度。與移位寄存器一樣,同步計(jì)數(shù)器是一個(gè)同步工作部件,最好放置在同一塊板上,因?yàn)闀r(shí)鐘信號(hào)到不同板的傳輸延遲時(shí)間不相等,這可能會(huì)使移位寄存器所有者出錯(cuò)。如果不能放在板上,從公共時(shí)鐘源連到每個(gè)板的時(shí)鐘線長(zhǎng)度必須相等,其中同步是關(guān)鍵
第四,布線考慮
隨著OTNI和star光纖網(wǎng)絡(luò)設(shè)計(jì)的完成,未來(lái)將需要設(shè)計(jì)更多100MHz以上高速信號(hào)線的板。在這里,我們將介紹高速線路的一些基本概念。
1.傳輸線
印刷電路板上的任何“長(zhǎng)”信號(hào)路徑都可以被視為一種傳輸線。如果線路的傳輸延遲時(shí)間比信號(hào)的上升時(shí)間短得多,則信號(hào)上升期間產(chǎn)生的主反射將被淹沒(méi)。過(guò)沖、反沖和振鈴不再存在。對(duì)于目前大部分的金屬氧化物半導(dǎo)體電路,由于上升時(shí)間與線路傳輸延遲時(shí)間的比值要大得多,所以走線長(zhǎng)度可以用米來(lái)測(cè)量,而不會(huì)造成信號(hào)失真。對(duì)于快速邏輯電路,特別是超高速ECL集成電路,由于邊緣速度快,如果沒(méi)有其他措施,走線長(zhǎng)度必須大大縮短,以保持信號(hào)的完整性。
有兩種方法可以使高速電路在相對(duì)較長(zhǎng)的線路上工作,而不會(huì)出現(xiàn)嚴(yán)重的波形失真。TTL采用肖特基二極管箝位法實(shí)現(xiàn)快速下降沿,使過(guò)沖被箝位在比地電位低一個(gè)二極管壓降的水平,減小了齒隙幅度。緩慢的上升沿允許過(guò)沖,但在“高”電平狀態(tài)下,電路相對(duì)較高的輸出阻抗(50 ~ 80)會(huì)使其衰減。此外,由于“H”級(jí)國(guó)家的高度免疫力,回扣問(wèn)題并不十分突出。對(duì)于HCT系列器件,如果采用肖特基二極管夾持和串聯(lián)電阻端接,改善效果將更加明顯。
當(dāng)沿著信號(hào)線存在扇出時(shí),上面介紹的TTL  整形方法在更高的比特率和更快的邊緣速率下具有一些缺點(diǎn)。由于線路中存在反射波,它們往往以較高的比特率合成,這將導(dǎo)致嚴(yán)重的信號(hào)失真,降低抗干擾能力。因此,為了解決反射問(wèn)題,在ECL系統(tǒng)中通常使用另一種方法:線路阻抗匹配法。這樣,可以控制反射并保證信號(hào)的完整性。
嚴(yán)格地說(shuō),對(duì)于具有慢邊緣速度的常規(guī)TTL和CMOS器件,不需要傳輸線,而對(duì)于具有快邊緣速度的高速ECL器件,不總是需要傳輸線。然而,當(dāng)使用傳輸線,時(shí),它們具有預(yù)測(cè)連線的時(shí)延和通過(guò)阻抗匹配控制反射和振蕩的優(yōu)點(diǎn)。
決定是否采用傳輸線的基本因素有五個(gè),它們是:(1)系統(tǒng)信號(hào)的邊沿速率,(2)連線距離,(3)容性負(fù)載(扇出),(4)阻性負(fù)載(線路終端模式);(5)間隙和過(guò)沖的允許百分比(交流抗擾度的降低程度)。
2.幾種類型的傳輸線
同軸電纜和雙絞線:電纜通常用于系統(tǒng)之間的連接。同軸電纜的特性阻抗通常為50和75,雙絞線電纜的特性阻抗通常為110。
(2)多氯聯(lián)苯上的微帶線
微帶線是一個(gè)帶狀導(dǎo)體,通過(guò)電介質(zhì)與接地層隔開。如果線的厚度、寬度和離地平面的距離是可控的,那么它的特征阻抗也是可控的。微帶線的特征阻抗Z0是:
其中:[Er為印刷電路板介質(zhì)材料的相對(duì)介電常數(shù)
6是介電層的厚度
w是線條的寬度
t是線條的粗細(xì)
單位長(zhǎng)度微帶線的傳輸延遲時(shí)間僅取決于介電常數(shù),與線路的寬度或間隔無(wú)關(guān)。
(3)多氯聯(lián)苯中的帶狀線
帶狀線是放置在兩個(gè)導(dǎo)電平面之間的電介質(zhì)中間的銅帶線。如果導(dǎo)線的厚度和寬度、介質(zhì)的介電常數(shù)以及兩個(gè)導(dǎo)電平面之間的距離是可控的,那么導(dǎo)線的特征阻抗也是可控的,并且?guī)罹€的特征阻抗B是:
其中:B是兩個(gè)接地板之間的距離
w是線條的寬度
t是線條的粗細(xì)
同樣,單位長(zhǎng)度帶狀線的傳輸延遲時(shí)間與線的寬度或間距無(wú)關(guān)。僅取決于所用介質(zhì)的相對(duì)介電常數(shù)。PCB設(shè)計(jì)

高都電子,為客戶創(chuàng)造價(jià)值!

雙面板免費(fèi)加費(fèi),四層板加急打樣,厚銅電路板打樣

Xcm