CEVA發(fā)布世界上功能最強大的DSP架構

第四代CEVA-XC強大的體系結構統(tǒng)一了標量和矢量運算，可以實現(xiàn)兩次8路VLIW和前所未有的14000位數據級并行。它采用先進的深度流水線架構，使得在7納米工藝節(jié)點實現(xiàn)1.8 GHz頻率成為可能，并使用獨特的物理設計架構實現(xiàn)完全全面的設計流程程，和創(chuàng)新的多線程設計，允許處理器動態(tài)配置為寬SIMD機或分成更小的同時SIMD線程。第四代CEVA-XC架構還具有使用2048位內存帶寬的新型內存子系統(tǒng)，具有連貫和緊密耦合的內存，支持高效的并發(fā)多線程和內存訪問。

林利集團(Linley  Group)的高級分析師邁克德姆勒(Mike  Demler)表示：“第四代CEVA-XC架構是CEVA致力于行業(yè)引領數字信號處理器并行處理努力的創(chuàng)新。該架構具有動態(tài)可重構的多線程和高速設計，以及控制和算術處理的綜合功能，為5G基礎設施和端點的專用集成電路和ASSP器件的推廣和發(fā)展奠定了基礎”

第一款基于第四代CEVA-XC架構的處理器是多核CEVA-XC16，是有史以來速度最快的DSP核心，針對各種形式的5G  RAN架構快速部署，包括開放RAN(O-RAN)、基帶單元(BBU) 聚合、Wi-Fi、5G企業(yè)接入點。CEVA-XC16也適用于與基站運行相關的海量信號處理和AI工作量。

CEVA-XC16在其設計中充分考慮了最新的3GPP規(guī)范，并基于CEVA在與領先的無線基礎設施提供商合作開發(fā)其蜂窩基礎設施專用集成電路方面的豐富經驗。CEVA的上一代CEVA-XC4500和CEVA-XC12數字信號處理器現(xiàn)在正在幫助4G和5G蜂窩網絡，一家領先的無線設備供應商已經將新的CEVA-XC16用于其下一代5G專用集成電路設計。

CEVA-XC16提供高達每秒1600 GOPS的高并行性能，并可重新配置為兩個獨立的并行線路程，可以同時運行，并與高速緩存共享L1數據內存，從而直接提高PHY控制處理的延遲和性能效率，而無需使用額外的CPU。與在擁擠區(qū)域連接大量用戶的單核/單線程架構相比，這些新的概念設計將每平方毫米的性能提高了50%。這可以為通常用于定制5G基站芯片的大規(guī)模核心集群節(jié)省35%的芯片面積。

CEVA  XC106的其他主要功能包括：

最新一代的雙CEVA-BX標量處理器單元——支持真正的并發(fā)多線程操作

矢量單元資源可以動態(tài)地分配給處理線路程——，以最佳地利用矢量單元資源并減少復雜流程的開銷

先進的標量控制架構和工具，通過使用最新的動態(tài)分支預測和循環(huán)優(yōu)化，以及基于LLVM的編譯器，可以比上一代產品減少30%的代碼大小

用于快速傅立葉變換和快速傅立葉變換的新指令集體系結構——可以將性能提高兩倍

增強的多用戶功能，支持單用戶大帶寬分配和精細用戶分配

上一代CEVA-XC4500和CEVA-XC12數字信號處理器的軟件可以輕松移植

CEVA副總裁兼移動寬帶業(yè)務部門總經理阿維夫馬利諾維奇(Aviv  Malinovitch)表示：“5G是一項具有多種增長載體的技術，涵蓋消費者、工業(yè)、電信和人工智能領域。為了處理這些分散而復雜的用例，需要新的處理器思維和實踐，我們的第四代CEVA-XC架構采用了這種全新的方法，通過突破性的創(chuàng)新和設計，實現(xiàn)了前所未有的DSP核心性能。CEVA-XC16 DSP就是這一成就的一個例子，它大大降低了原始設備制造商和半導體供應商希望從不斷增長的5G資產支出和開放RAN網絡架構中受益的門檻進入。”