芯粒技術(shù)對(duì)延緩摩爾定律至關(guān)重要

核心的柔性商業(yè)模式是實(shí)現(xiàn)核心粒子和高級(jí)封裝的關(guān)鍵。這種靈活性最大化了內(nèi)部工程專業(yè)知識(shí)和ASIC設(shè)計(jì)之間的兼容性。在2021年TSMC開放創(chuàng)新平臺(tái)的技術(shù)演講中，黃正德強(qiáng)調(diào)，與單片SoC相比，核心和先進(jìn)的封裝提供了具有競(jìng)爭(zhēng)力的成本結(jié)構(gòu)，同時(shí)保持了相似的性能和功耗。

黃正德列舉了兩項(xiàng)對(duì)核心/封裝開發(fā)至關(guān)重要的技術(shù)：一項(xiàng)是TSMC的3DFabric和CoWos組合技術(shù)。另一個(gè)是世通的APLink粒間互聯(lián)I/0。

APLink核間互連I/0支持多核之間的高速數(shù)據(jù)交換。APLink  1.0的目標(biāo)是TSMC的12納米工藝，而APLink  2.0的目標(biāo)是7納米工藝。5 nm工藝的APLink  3.0目前正在評(píng)估測(cè)試芯片結(jié)果，已經(jīng)達(dá)到目標(biāo)線速度。APLink1.0和2.0的線路速率分別為1Gbps和4Gbps。

在眼前的地平線之外，黃正德向參與者展示了未來的頂峰。在詳細(xì)介紹APLink  4.0時(shí)，他透露了瞄準(zhǔn)3 nm的粒子間互聯(lián)IP。

AP  4.0 IP將支持北/南和東/西方向以及對(duì)稱的PHY布局安排，這將最大限度地減少核心之間互連的信號(hào)線長(zhǎng)度。

“真正把未來變成現(xiàn)實(shí)的是靈活的商業(yè)模式，更符合未來技術(shù)創(chuàng)新的需求。”黃正德指出。

在多核系統(tǒng)設(shè)計(jì)的實(shí)現(xiàn)上，世信與客戶的合作模式提供了很多起點(diǎn)，包括產(chǎn)品規(guī)格制定、SoC設(shè)計(jì)或系統(tǒng)調(diào)試以及量產(chǎn)